Arquitectura riscc

Please download to get full document.

View again

All materials on our website are shared by users. If you have any questions about copyright issues, please report us to resolve them. We are always happy to assist you.
 12
 
  1. CARRERA PROFESIONAL: ING. DE SISTEMAS Y TELEMATICA CICLO: VII ESTUDIANTES: DANIEL CUEVA SUAREZ MIRKO BLANCO ROJAS UNIVERSIDADPOLITÉCNICAAMAZÓNICA 2.…
Related documents
Share
Transcript
  • 1. CARRERA PROFESIONAL: ING. DE SISTEMAS Y TELEMATICA CICLO: VII ESTUDIANTES: DANIEL CUEVA SUAREZ MIRKO BLANCO ROJAS UNIVERSIDADPOLITÉCNICAAMAZÓNICA
  • 2. ARQUITECTURA RISC DEFINICION: Es un tipo de diseño de CPU generalmente utilizado en microprocesadores o microcontroladores, buscando aumentar la velocidad del procesamiento se descubrió en base a experimentos que, con una determinada arquitectura de base, la ejecución de programas compilados directamente con microinstrucciones.
  • 3. CARACTERISTICAS: 1. Load/Store.- Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. 2. Arquitectura no destructiva de tres direcciones.- las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. 3. Instrucciones simples.- Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. 4. Ausencia de microcódigo.- El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. 5. Ejecución en conductos pipelined.- Las instrucciones simples, de formato fijo y ciclo único. 6. Ejecución en ciclos únicos single-cycle.- El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU.
  • 4. PRINCIPIOS:  Analizar las aplicaciones para encontrar las operaciones clave.  Diseñar un bus de datos que sea óptimo para las operaciones clave.  Diseñar instrucciones que realicen las operaciones clave utilizando el bus de datos.  Agregar nuevas instrucciones sólo si no hacen más lenta a la máquina.  Repetir este proceso para otros recursos.
  • 5. MULTIPROCESO-MEMORIA CACHÉ:  Multiprocesadores de memoria distribuida.- También denominados multiprocesadores vagamente acoplados. Se caracterizan porque cada procesador sólo puede acceder a su propia memoria.  Multiprocesadores de memoria compartida.- Son sistemas con múltiples procesadores que comparten un único espacio de direcciones de memoria. Cualquier procesador puede acceder a los mismos datos. Los sistemas de memoria caché y el multiproceso:  Escritura continua.- Requiere que todas las escrituras realizadas en el caché actualicen asimismo los datos de la memoria principal.  Copia posterior.- Es un sistema mucho más eficiente, aunque también más complejo de implementar. En este caso, la CPU puede modificar la línea de caché sin necesidad de actualizar inmediatamente la memoria principal.
  • 6. VENTAJAS: •Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando MULT de la arquitectura CISC. Estas instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar. •RISC ha alcanzado a todos los fabricantes de semiconductores: AMD, Intel, MIPS, Motorota, ROSS, y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: Apple, DEC, HP, IBM, SUN, entre otros y sus correspondientes clónicos. •La CPU trabaja más rápido al utilizar menos ciclos de reloj para ejecutar instrucciones. •Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.
  • 7. DESVENTAJAS:  Menor densidad de código (discutible). Importante si la disponibilidad de memoria es crítica. Ocasiona un menor rendimiento del caché de instrucciones.  No ejecutan código x86. Puede utilizarse simulación por software, pero no puedo fabricar una IBM PC compatible. RESUMEN:  RISC (Reduced Instruction Set Computer) repertorio de instrucciones lo más reducido posible con un alto porcentaje que se completan en un ciclo de reloj además se basan en la idea de que la mayoría de las instrucciones para realizar procesos en el computador son relativamente simples por lo que se minimiza el número de instrucciones y su complejidad a la hora de diseñar la CPU.
  • 8.  Como siempre los avances tecnológicos nos están sorprendiendo como ahora lo está haciendo la arquitectura RISC y si queremos realizar trabajos muy complejos les invitamos a realizar un giro de 360 grados a su visión tecnológica. APRECIACIÓN DEL EQUIPO:
  • We Need Your Support
    Thank you for visiting our website and your interest in our free products and services. We are nonprofit website to share and download documents. To the running of this website, we need your help to support us.

    Thanks to everyone for your continued support.

    No, Thanks