Arquitectura de Microprocesadores RISC

Please download to get full document.

View again

All materials on our website are shared by users. If you have any questions about copyright issues, please report us to resolve them. We are always happy to assist you.
 10
 
  arquitectura del computador
Related documents
Share
Transcript
  Contenido No se encontraron elementos de tabla decontenido. 1   ARQUITECTURA DEMICROPROCESADORES RISC 1.-HISTORIA En 19! I#M inici$ el desarrollo de %n controlador &ara %n sistema deconm%taci$n tele'$nica (%e a%n(%e '%e abandonado sir)i$ como &%nto de &artida&ara el desarrollo de %na CPU con tecnolo*+a EC, cora-$n del sistema /1 &rec%rsor del I#M PC RT.,os inicios de la tecnolo*+a RISC tambi0n s%r*en en el ambiente acad0mico a(%e en 19/ la Uni)ersidad de #er2ele 3Cali'ornia4 el Dr. Da)id A. Pattersoninici$ %n &roecto denominado RISC I (%e obt%)o res%ltados en tan solo 19meses se*%ido &or RISC II SOAR 3Smalltal2 on a RISC4  SPUR 3SmbolicProcessin* on a RISC4. El res%ltado directo adem5s de la ed%caci$n en lain*enier+a  los '%ndamentos del dise6o de micro&rocesadores '%e la creaci$n de%na m5(%ina (%e '%ese ca&a- de maores )elocidades de e7ec%ci$n a menores)elocidades de relo7  (%e re(%iriese menores es'%er-os de dise6o.Casi sim%lt5neamente en la Uni)ersidad de Stan'ord el Dr. 8on :ennes inici$tambi0n %n &roecto de im&lementaci$n RISC denominado MIPS se*%ido &or elsistema MIPS;<MP en'ocados acia el &roceso simb$lico demostrando lasca&acidades de )elocidad de la ar(%itect%ra RISC. Ambos &ro'esores se )ieron en)%eltos r5&idamente en &roectos de &rod%ctoscomerciales  en concreto :ennes '%e %no de los '%ndadores de MIPSCom&%ter Sstems mientras Patterson act%aba de asesor d%rante el desarrollodel &rimer SPARC.Por otro lado d%rante las &asadas d0cadas el m%lti&roceso como medida deincrementar dr5sticamente las &restaciones de los sistemas a %n coste ra-onable se a )isto red%cido al 5mbito de los com&%tadores de =alto ni)el= en &arte debidoa los ba7os ni)eles de inte*raci$n del silicio  a la 'alta de so't>are (%e 'acilitasela e7ec%ci$n &aralela de las a&licaciones.,as )enta7as de los &rocesadores RISC es&ecialmente las li*adas a los sistemasabiertos los acen &lata'ormas ideales &ara e?&lorar los &%ntos '%ertes de lossistemas m%lti&rocesadores. 2.-DEFINICIÓN 2  ,os &rocesadores RISC s$lo %san instr%cciones sencillas (%e se &%edan e7ec%tar r5&idamente. Por este moti)o s%elen ser ar(%itect%ras basadas en re*istros de&ro&$sito *eneral (%e o&eran siem&re sobre o&erandos (%e se enc%entranalmacenados en el &rocesador cerca de la %nidad de e7ec%ci$n.De esta 'orma el comando MU,T &odr+a ser di)idido en tres comandos &or se&arado@ ,OAD (%e m%e)e datos del banco de memoria a %n re*istro PROD (%e alla el &rod%cto de dos o&erandos sit%ados en los re*istros  STORE (%em%e)e datos de %n re*istro al banco de memoria.Para reali-ar la serie de &asos descritos en la 'iloso'+a CISC %n &ro*ramador deber+a codi'icar la instr%cci$n en B l+neas de c$di*o ensamblador@,OAD A 3@4,OAD # 3!@4PROD A #STORE 3@4 AEl tiem&o de dise6o de estos &rod%ctos se red%ce sensiblemente lo (%edismin%e s% costo 'inal  &or tanto se incrementan s%s e?&ectati)as al &oder lle*ar al mercado en %n tiem&o m5s adec%ado  con menos &osibilidades deerrores son m5s e'icaces de menores dimensiones  m5s ba7o cons%mo lasestaciones de traba7o RISC m%lti&rocesadoras de maor 0?ito se basan endi'erentes )ersiones de la tecnolo*+a SPARC@ s%&erSPARC e :&erSPARC. 3.-CARACTERÍSTICAS ,as caracter+sticas com%nes a todos los &rocesadores RISC '%ente de s%sca&acidades de altas &restaciones son@  Modelo de conjunto de int!uccione o#d$Sto!e %C#!&#!$Al'#cen#!(. S$lo las instr%cciones ,oadStore acceden a memoria las dem5s o&eraciones en%n RISC tienen l%*ar en s% *ran con7%nto de re*istros. Ello sim&li'ica eldireccionamiento  acorta los tiem&os de los ciclos de la CPU  adem5s 'acilita la*esti$n de los 'allos de &5*inas 3&a*e 'a%lts4 en entornos de memoria )irt%al. Adem5s &ermite %n ele)ado ni)el de conc%rrencia a consec%encia de lainde&endencia de las o&eraciones de ,oadStore de la e7ec%ci$n del resto de lasinstr%cciones. A!)uitectu!# no det!ucti*# de t!e di!eccione.  ,os &rocesadores CISCdestr%en la in'ormaci$n (%e e?iste en al*%no de los re*istros como consec%enciade la e7ec%ci$n normal de instr%cciones esto es debido a s% ar(%itect%ra de dosdirecciones &or la c%al el res%ltado de %na o&eraci$n sobrescribe %no de losre*istros (%e conten+a a los o&erandos. Por el contrario las instr%cciones RISC con tres direcciones contienen los cam&os de los dos o&erandos  de s% res%ltado.Por lo tanto tanto los o&erandos   ori*en como el destino son mantenidos en losre*istros tras aber sido com&letada la o&eraci$n. Esta ar(%itect%ra =nodestr%cti)a= &ermite a los com&iladores or*ani-ar las instr%cciones de modo (%emanten*an llenos los cond%ctos 3&i&elines4 del ci&  &or tanto re%tili-ar loso&erandos o&timi-ando la conc%rrencia. 3  Int!uccione i'+le, de o!'#to ijo, con +oco 'odo dedi!eccion#'iento. ,as instr%cciones sim&les red%cen de manera m%si*ni'icati)a el es'%er-o &ara s% descodi'icaci$n  'a)orecen s% e7ec%ci$n en&i&elines. ,as instr%cciones de lon*it%d 'i7a con 'ormatos 'i7os im&lican (%e loscam&os de c$di*os de o&eraci$n 3o&codes4  de los o&erandos est5n siem&recodi'icados en las mismas &osiciones &ermitiendo el acceso a los re*istros almismo tiem&o (%e se est5 descodi'icando el c$di*o de o&eraci$n. Todas lasinstr%cciones tienen %na lon*it%d e(%i)alente a %na &alabra  est5n alineadas enla memoria en l+mites de &alabra 3>ord bo%ndaries4 a (%e no &%eden ser re&artidas en &eda-os (%e &%edan estar en di'erentes &5*inas. Auenci# de 'ic!ocdi&o. El microc$di*o no se &resta a la e7ec%ci$n en ciclosFnicos a (%e re(%iere (%e el ard>are sea dedicado a s% inter&retaci$ndin5mica. ,a &ro*ramaci$n en microc$di*o no ace (%e el so't>are sea m5sr5&ido (%e el &ro*ramado con %n con7%nto de instr%cciones sim&les. Todas las'%nciones  el control en los &rocesadores RISC est5n =cableados= 3ard>ired4 &ara lo*rar %na m5?ima )elocidad  e'iciencia. Ejecucin en conducto %+i+elined(. ,as instr%cciones sim&les de 'ormato 'i7o ciclo Fnico &ermiten (%e las di'erentes eta&as de los ciclos de e7ec%ci$n3bFs(%eda o 'etc descodi'icaci$n e7ec%ci$n  escrit%ra del res%ltado o res%lt>rite;bac24 &ara instr%cciones mFlti&les se &%edan reali-ar sim%lt5neamente de%n modo m5s sim&le  e'ica-. Ejecucin en ciclo /nico %in&le-c0cle(. El res%ltado directo de los con7%ntosde instr%cciones (%e o'recen los &rocesadores RISC es (%e cada instr%cci$n&%ede ser e7ec%tada en %n Fnico ciclo de la CPU. Esto in)alida la creencia de (%elas microinstr%cciones en microc$di*o creadas &ara ser e7ec%tadas en %n solociclo de &rocesador son m5s r5&idas (%e las instr%cciones del len*%a7eensamblador. Ga (%e el cac0 esta constr%ido &artiendo de la misma tecnolo*+a(%e el almacenamiento de control del micro&ro*rama %na Fnica instr%cci$n &%edeser e7ec%tada a la misma )elocidad (%e %na microinstr%cci$n. ,a e7ec%ci$n enciclos Fnicos tambi0n sim&li'ica la *esti$n de las interr%&ciones  los cond%ctos3&i&elines4. .-CONCETOS DE M TIROCESO ,a ind%stria in'orm5tica a tenido siem&re %n ob7eti)o &rimordial re&etido a lolar*o de toda s% cadena 3'abricantes de semicond%ctores 'abricantes de sistemas 
Related Search
We Need Your Support
Thank you for visiting our website and your interest in our free products and services. We are nonprofit website to share and download documents. To the running of this website, we need your help to support us.

Thanks to everyone for your continued support.

No, Thanks